为了将LFSR用于时序电路，将扫描电路与特征分析技术相结合，称为内部逻辑块观察器(Built-In Logic Block Observer)。
内部逻辑块观察器将LFSR作为具有四种功能的元件使用，即随机测试码产生器、测试码压缩器、扫描器、锁存器。在图7.34的例子中，所有的输入输出端都设置一个触发器。输入端的触发器连接成伪随机数产生器的LFSR，输出端的触发器可作为数据压缩器的LFSR使用。当发出测试命令时，电路工作过程如下：
(1)伪随机数产生器输入端设置初始值。压缩器和内部寄存器SDI设置初始值(扫描输入)。
(2)按通常的方式将组合电路N1, N2引起的变化取到内部寄存器中。
(3)按测试方式提供扫描时钟，由输出测的LFSR将一系列随机测试码扫描输入到内部寄存器中，同时进行数据压缩。
(4)重复第(2)(3)两步，最后在扫描数据输出端(SDO)观测压缩的测试码。
图7.34 内建自测式结构 |
尽管自测试电路增加了电路的复杂性，也增加了电路的延时，增加了电路的面积，但是它节省了测试码生成和执行测试的时间，又节约了需要存储的数据量，同时也省去了昂贵的测试设备，因而得到了不断的应用和发展。
可测性设计虽然基于测试码生成的理论发展而来，但它还是属于电路设计范畴，已超出CAD领域。本书只是简单地向读者展示一下有关的基本知识，不作详细介绍。有兴趣的读者可以参看专门的书籍。