在扫描电路中，为了把组合电路与时序元件隔离开来，需要增加切换开关。但在作扫描切换时，很容易出现竞争冒险，从而引起扫描电路误触发，使测试失败。为了解决这个问题，选用时钟电平来触发，而不用通常所用的边沿触发方式。用电平触发的扫描电路设计称为电平敏感扫描设计(Level Sensitive Scan Design ) ，简称LSSD 。LSSD 包括两个设计概念：一个是扫描电路的设计概念，即测试方式下的移位寄存器结构；另一个是测试方式下的移位时钟多相化。LSSD使用的基本触发器单元称为SRL (Shift Register Latch ) ，如图7.30所示。当A='0'时，SRL为通常工作方式，在时钟C,B的作用下工作。测试方式（移位方式 )下C='0'，在时钟A, B的作用下工作。图7.31为用这种方式设计的时序电路结构。
对LSSD方式设计的时序电路的故障诊断步骤如下：
(1)用时钟A和B，进行移位方式下的检测，这时输入端Scan-in上施加由'0'和'1'组成的适当序列。
(2)用时钟A和B，将组合电路的测试输入(W, Y)中的Y设定为锁存器L2的值。
(3)与第(2)步相同的部分测试输入(W, Y)中对W施加外部输入，待其输出X1, X2, ... , Xn向锁存器件L1传播之后，由时钟C1将其值取到L1。
(4)将各L1的值与时钟A和B的移位方式下输出端Scan-out取出的正常值作比较。
(5)返回第(2)步继续做下一个检测。
LSSD技术增加的元件和信号有限，且不影响电路的速度，同时由于用了双重锁存器，有动作稳定的优点。
图7.30 SRL的构成.gif) .gif)
|
图7.31 LSSD方式的时序电路 |
扫描方式的应用非常广泛，现在几乎所有的电路都要预先设计扫描电路。图7.31是IBM公司所实际应用的电路。近年来陆续出现了许多改进的扫描电路，并针对扫描方式电路的特殊情况，形成特殊的对集成电路芯片的布局布线方法。扫描电路的缺点是增加了相当规模的硬件开销，尤其是增加了端口，占用了较多的引脚。这在超大规模的集成电路的情况下是不能不考虑的。而且也不能避免测试时的繁琐过程。