7.5 时序电路的测试码生成 　时序电路的最大特点是存在反馈路径，某一时刻电路各节点的值不只与输入值有关，而且与上一时刻的状态有关，而当前时刻的状态又影响下一时刻的值。一般来说，时序电路的测试码的长度大于1。 　时序电路的测试码生成可以从下面两个角度区去考虑。第一，通过状态识别求出其状态迁移表。根据状态迁移表决定测试输入序列。第二，把时序电路展开成组合电路的迭代结构，然后用组合电路的算法来解决。 　从实用性的观点看，迭代展开的方法用得比较多。本书主要介绍迭代展开方法，以及展开后利用组合电路算法求测试生成的一些特殊问题。