此外，对设计者来说，高层次的行为描述通常要比低层次的结构描述简洁、便于描述和理解，由于不慎而带来的描述错误较少且易于修改。对于要进行综合的数字系统源描述，通常已经进行了验证与模拟，综合结果似乎应该不再需要进行验证与模拟，而直接由综合过程的正确性来保证设计的正确性。但是，由于综合工具是一个庞大、复杂的软件系统，很难完全保证其综合过程的正确性。因此，综合结果仍然有出错的可能。当然，这种出错的几率与人工设计相比要小得多。随着综合工具的不断改进，出错的几率还会进一步降低。 　　高层次综合系统的输入是硬件描述语言的源描述，其综合结果仍然可以是硬件描述语言的描述，但是降低了描述的抽象层次，从而可以实现设计过程的自动文挡化。例如，VHDL是IEEE公布的一个硬件描述语言的工业标准，许多用户采用VHDL描述作为设计的规范说明和需求说明，直接把VHDL描述文件作为设计文挡。