由于超大规模集成电路（Vary large Scale Integrated circuit，VLSI）集成度的提高，使得各设计步骤之间的相互联系越来越紧密，从数字系统的性能指标到其半导体结构实现的过程中，所有设计步骤均要紧密协调，以求获得性能良好、经济和正确的结果。80年代中期，专用集成电路（Application Specific Integrated Circuit，ASIC）的广泛应用，要求设计的芯片具有高性能、高可靠性和严格的保密性，同时要求设计周期尽可能短。二十世纪末期，系统级芯片（System on a Chip, SOC）技术兴起，对高层次综合提出更高的要求，例如系统的整体描述、系统的划分以及高层次综合中考虑布图对时延的影响等。因此，从较高级别描述自动地综合到较低级别描述的自动设计技术已成为设计自动化中的关键技术。本章讲述从算法级行为描述（behavioral description）到寄存器传输级结构描述（structure description）的综合技术。 　　综合的任务在于：从数字系统的行为描述及目标电路的约束条件（constraint）出发，找出一个满足要求的结构来实现它。这里所说的行为是指数字系统或其部件与外界环境的相互联系、相互作用。例如，从输入到输出的映射关系。而结构是指组成系统的各个部件及其相互之间的连接关系。正如数字系统可以在多个不同的层次上进行详细描述一样，综合也可以在多个层次上进行。通常，综合分为3个层次： 　　·高层次综合； 　　·逻辑综合； 　　·版图综合。 　　图5.1给出了数字系统描述和综合的层次关系。 　　高层次综合是指从算法级的行为描述转换到寄存器传输级的描述，如图5.1所示。综合结果中通常包括一个数据通路和一个控制器。数据通路是由寄存器、功能单元、多路器和总线等模块构成的互连网络，用于实现数据的传输。控制器通常由硬连逻辑（hardwired logic）或固件（firmware）构成，用于控制数据通路中数据的传输。高层次综合所产生的硬件结构一般为同步电路，本章中仅介绍通用同步电路的综合技术。 　　实现一个给定行为功能的硬件结构通常可以有许多种，高层次综合的任务是找出一个满足约束条件和目标集合的、造价最低的硬件结构。 图5.1 数字系统描述和综合的层次关系