实际应用的逻辑电路绝大多数是时序电路，我们先介绍组合电路综合算法的原因是：
　　·由浅入深，先易后难。
　　·如图4.15所示，时序电路由记忆元件和组合逻辑电路组成。所以，时序逻辑综合算法中必须包含组合逻辑综合算法。
　　时序逻辑综合算法的主要内容分为两部分：
　　·状态化简。我们用有限状态机描述时序电路，状态个数越少电路就越简单。所以把原始描述中的状态数尽量减少是时序电路综合的首要任务。
　　·状态分配。状态分配就是统一考虑给每一个状态分配一个代码，目标是造价最低。分配代码不难，而要造价最低就很难。书中给出了一些启发性算法，这些算法还需要进一步改进。
　　时序逻辑电路的方框图示于图4.15，其输出信号Out的取值不仅依赖于输入信号In的当前值；还依赖于输入信号In的历史值。输入序列和输出序列之间的关系用时序函数来描述，并把这种时序逻辑电路称为时序机。

图4.15 时序逻辑电路方框图

　　时序电路中的记忆元件若是在统一的时钟激励下发生状态转换，则称之为同步时序电路。我们重点研究这种同步时序电路的综合。