4.1 逻辑综合的内容和方法

　我们把真值表略加改造，得到相应的覆盖表（表4.2）,它能很好地和已被化简了的布尔表达式（4-3）及（4- 4）相对应。表4.2 和表4.1相比，引入了两个新符号：
　（1）输入变量取值引入新符号"X"，它表示该变量在对应的乘积项中不出现。 例如，X 0 1代表乘积项（变量x₁在此乘积项中不出现）。
　（2）输出变量取值引入新符号"u"，它表示该乘积项与对应的输出函数之间的关系未定义。未定义表示可以有关系也可以没有关系，即使有某种关系也不是在此处定义的（其它某个地方的定义有可能使此乘积项与该输出函数建立了某种联系）。
　引入符号u使得在单输出函数和多输出函数的阵列变换时带来方便，可参考4.4.2节中的例子。
　我们知道，式（4-3）与式（4-1）等价；式（4-4）与式（4-2）等价。因此，表4.2与表4.1所描述的逻辑功能等价。由此可以得出结论：覆盖表是真值表的一种扩展；而真值表则是覆盖表的一种特殊情况。今后，我们使用覆盖表来描述布尔函数。
　如果注意到式（4-3）与式（1-1）完全相同；式（4-4）与式（1-2）完全相同。那么就可以说，图1.10和 图1.11所示电路都是表4.2逻辑功能的一种具体实现。