3.3 VHDL模拟

3.3.3 VHDL模拟算法

　3. 模拟主控算法描述
　　在模拟之前，首先建立动态数据结构，建立各模块中局部信号对应的相应于各路径的全局信号，并确定各信号的初始值。在模拟开始之前给所有的进程值激活标志。在模拟主模块和各子模块时，顺序启动所有的进程运行。进程运行时，使用所有的信号初始值，包括激励波形的起始值。在模拟开始时，整个电路作为主模块，调用模块模拟程序。处理主模块的方法与处理子模块的方法相同，不同之处在于处理子模块时需要传递参数。而处理主模块前要加必要的模拟激励信号。