整个电路的描述作为主模块，它是层次树的根。其它模块都通过模块调用链结起来，形成一棵树。因为一个模块可能有几个调用源，使得有可能几个模块调用结点指向同一个模块。因而整个结构实际是一棵类树。图3.26为模块间的类树型层次化结构示意图。
|
图3.26 层次化结构示意图
 |
虽然例化调用和Block语句都用同样的模块调用模型来表示，但由于Block语句中含有保护信号及被保护的赋值语句，在模拟处理时有所不同。因此，模块结构中需要保留有关的信息，以被查用。
在实际VHDL模拟程序中，多数用层次化的结构实现，而不用平面化的纯进程模型。其理由是：（1）有些语句实现平面化比较困难，例如递归引用与可变范围的生成语句。所谓递归引用是指某些元件可以直接或间接调用该元件本身，有参数来控制其递归深度。（2）由于VHDL所描述的电路规模越来越大，有些基本元件被大量引用，片面化后将造成内存的大量消耗。层次化结构不存在这样的问题，但模拟程序较为复杂，同时也有运行时间的代价。