(2)编译型模拟方式：
　　将结构描述展开成纯行为模型，并编译成作为目标语言的软件程序设计语言，如c语言。然后运行该c语言，实现模拟，称为编译型模拟方式。甚至也有的模拟系统将VHDL描述翻译成机器语言如SUN, HP等机器语言，以求较快的运行速度。这种方式以最终验证一个完整电路系统的全部功能为目的，采用详细的功能齐全的输入激励波形，用较多的模拟周期进行模拟。这种模拟器一般包含对描述数据的优化和压缩，包括层次化模块结构的平面化展开，数据定义域的确定，冗余信息的取舍，语句类型的归并等。同时，这种方式往往也提供可综合检查和可测性检查。（图3.23）

图3.23 编译型模拟器子系统

　　两种方式各有优缺点，都有各自的独特用途，因而常常同时出现在同一个EDA系统中。解释型模拟器由于保存了所有VHDL源描述的信息，便于调试时定位。缺点是运行速度慢。编译型模拟器速度快，适用于大型电路在最后阶段进行整体模拟时用。