3.3 VHDL模拟

　　高层次硬件描述是指比逻辑结构描述更抽象的描述方法, 最主要的有寄存器传输级和行为算法级。
　　寄存器传输级的基本描述对象是寄存器，包括触发器、存储器、加法器、计数器等。这些元器件的数据一般为由多个位组成的位串，也称为数组。寄存器传输级语言描述数据在这些元件中的传播过程和条件，描述状态的转换。
　　行为和算法级的描述比寄存器传输级更为抽象。描述时不考虑具体电路元件，只有一些抽象的信号和变量。这些信号和变量具有各种可能的数据结构。可以是二进制位和位串，也可以是任意枚举类型，整数和实数，甚至可以是记录和数组。描述时主要考虑数字系统的行为和动作，描述各种操作，描述系统流程。　
　　硬件描述语言是高层次系统设计的主要描述方法。VHDL 是覆盖多个级别的多级混合的硬件描述语言。本节以VHDL语言为代表，介绍高层次模拟技术。

3.3.1 VHDL模拟系统的组成

　　一个完整的VHDL模拟系统包括设计的输入、语言的编译、模拟数据的生成、模拟、模拟结果的波形显示，以及功能较强的高级图形调试器等部分。图3.20是一个VHDL集成模拟环境的示意图。