逻辑电路中最基本的元件是门。完全由门组成的逻辑电路称为门级电路。只处理门级电路的模拟称为门级模拟。门级模拟通常也可以处理常见的各种类型的触发器。
基本逻辑门包括与门(AND)、或门(OR)、非门(NOT)、与非门(NAND)、或非门(NOR)、异或门(XOR)、传输门(TRANS)等。门的一个共同特点是只有一个输出端。基本逻辑门各输入端作用相同，具有相同的延迟时间，相同的扇入扇出等参数。与门、或门、与非门、或非门输入端个数不定。
门的延迟时间是指信号从输入端传播到输出端所需要的时间，按照所规定的延迟模型决定其值。
三态门是MOS电路中最常用的一种门，由基本门加一个控制端构成。图3.5是三态反相门。当E=1时，它的功能和一般反相门功能相同；当E=0时其输出呈高阻态。
|
图3.5 三态反相门
 |
三态门中，由数据端x到输出端y的延迟与由E端到输出端y的延迟一般不相等，要分别指定。
为了提高模拟效率，常把电路中具有一定功能的部分电路网络作为一个模拟元件。这样的元件称为功能块(Functional Block)。功能块的模型用功能和行为来描述，而不关心其内部结构和组成。常见的寄存器、存储器、译码器、加法器、PLA以及其它形式的电路网络均可作为功能块。
每一类功能块的功能是固定的，其输入输出之间的逻辑关系是确定的，一般由用户用硬件描述语言指定。计算机把用户描述翻译成功能计算子程序，由模拟程序调用。
功能块通常有多个输入端多个输出端。每个输入端和输出端一般是不对称的，它们的扇入／出系数、延迟时间等往往也各不相同。在功能描述中一般分别描述各个端口的特性，包括信号值的计算和延迟时间的计算。
有的功能块具有记忆功能，即其内部含有记忆元件。除了输入端和输出端外，还有用来记忆内部状态的内部信号。
除了描述逻辑功能和延迟时间之外，功能块模型中还要指定时序约束方面的检查和信号值配合问题。常见的时序约束有最小脉冲宽度、建立时间与保持时间等。模拟器根据用户的描述检查某些信号是否满足约束条件。模拟过程中如果出现违反上述约束条件的情况，则将给出错误信息。
最小脉冲宽度是指一个正脉冲或负脉冲所允许的最小的宽度。图3.6表示正常情况下该信号正脉冲宽度应该大于或等于5ns, 而负脉冲宽度应大于或等于10ns。若实际脉冲宽度达不到这些指定值，则表示时序不满足要求，即电路不能正常工作。
建立时间(Set-up)和保持时间(hold)都是对两个信号的波形进行比较的。图3.7表示信号s1高电平相对于s2的上升边之前应保持稳定的时间（建立时间）为50ns, 而信号s1高电平相对于s2的上升边之后应保持稳定的时间（保持时间）为30ns。图中s1的建立时间和保持时间均不满足要求，模拟器将报告错误信息。
|
图3.6 最小脉冲宽度
 |
|
图3.7 建立时间和保持时间
 |
功能描述中有时还要指定禁止出现的信号状态组合，是指有关的若干信号之间非法的逻辑状态组合，如触发器的置位信号端S和复位信号端R不能同时为0。