我们知道，行为描述的基本单元是进程语句，而结构描述的基本单元则是元件例化语句。进程语句和元件例化语句都不能独立存在，它们必须包含在一个独立可分析的库单元中。设计者可以在任何层次上混合使用行为描述与结构描述，这是VHDL的一个重要特征。在高层次上，用行为描述的元件可以和用结构描述的元件混合使用于一个较大的体系之中；而在低层次上，进程语句和元件例化语句可以混合使用于同一个结构体之中。
　　这种不同的描述方式混合使用的功能为设计者提供了几方面的好处：第一，在一个设计过程中，对于其各个部分从行为到结构的求精(如果设计过程正好如此)并不要求完全同步。因此，在设计的某些阶段，一个设计可以同时含有未求精部分的抽象行为描述和已经求精部分的结构分解。第二，设计者无需在一个低层次上对一切进行模拟，在低层次上已经被验证的设计部分，可以用其行为版本取代而嵌入更大规模的模拟之中。通过这种方式，VHDL为模拟资源的有效利用提供了方便。