VHDL中提供了一种称为进程的复合语句。它是一种并行语句，可以出现在设计实体的结构体中。
　　进程语句的一般形式为：
　　标号：process [(敏感信号表)]
　　　　　　　声明部分
　　　　　begin
　　　　　　　顺序语句部分
　　　　　end process [标号]；
　　进程标号是该进程的一个名字标号，它是可选项；声明部分定义该进程所需的局部数据环境；语句部分则是一段顺序的程序，它定义该进程的行为。有的进程可以指定敏感信号。
　　每个进程语句用一系列的顺序执行语句定义一个特定的行为。行为的结果可以加在输出信号上，被其他的进程读取。
　　不对任何信号赋值的进程语句称为被动进程语句。一个被动进程没有输出(因为它不对任何信号赋值)。被动进程可以放在设计实体的实体声明中。

　　注释：下面的例子中示意进程定义的常见形式。注意进程1（And_Process）没有指定敏感信号，但有等待语句（wait）；而进程2指定了敏感信号，但不含有等待语句。
　　Architecture Exam of Exam is
　　　（声明部分）
　　begin
　　　　And_Process: －－ 进程1标号
　　　　Process
　　　　　（内部声明部分）
　　　　begin
　　　　　wait on A, B until Enable = '1' －－ 等待语句
　　　　　T <= A and B; －－ 顺序行为语句
　　　　end process;
　　　　Or_Process: －－ 进程2标号
　　　　process (A,B) －－ 指定敏感信号
　　　　begin
　　　　　Output <= A or B; －－ 无等待语句
　　　　end process;
　　end Exam;