2.3 VHDL层次化结构模型

2.3.1 实体声明

　对一个硬件的结构进行描述，就是要描述它由哪些元件组成，以及各个元件之间的互连关系。

1. 实体端口描述

　从外部看一个硬件元件，看到的是它和外界的连接点。这些连接点可以是一个IC的管脚，或者是一个门的输入及输出端。在VHDL中，这些连接点被视作设计实体的端口，用关键字port加以声明。每个端口声明包括端口名，数据流方向以及流过端口的数据类型。举例如下：
　entity And2 is
　　port (I1: in Bit; I2: in Bit；O1: out Bit);
　end And2,
端口表中的对象类只能是信号，不能是变量或常量。由于这是一个默认的对象类，因而无需显式指出。数据流的输入输出模式有输入（in）、输出（out）、双向（inout）和缓冲（buffer）四种模式，默认模式为in。即输入模式可以不用指定其输入输出模式，而输出模式或双向模式等必须指定。表2.5为端口模式的对照表。