引用该程序包的格式为：
　　　　library IEEE;
　　　　use IEEE.Std_1ogic_1164.all;
　　注意: 不同的EDA系统程序库的名称可能不同。该程序包提供了逻辑描述中常用的特殊值及其运算规则，同时具有较强的功能，可以使用户设计描述规范化。多数EDA系统的提供者都实现了这个程序包，有利于设计交换。用户可以用该程序包定义的类型代替STANDARD中定义的Bit、Bit_Vector等类型。

　　Std_logic_1164定义了一个9值模型，每个值为逻辑电平（0、1与未知）与强度（强制、弱、高阻、未定和无关）的组合，其中高阻、未定和无关只有一个电平值（未知）。其定义如下：
　　　　Type Std_Ulogic is (
　　　　　'U', －－ 未定(Uninitialized)
　　　　　'X', －－ 强制未知(Forcing Unknown)
　　　　　'0', －－ 强制0 (Forcing 0)
　　　　　'1', －－ 强制1 (Forcing 1)
　　　　　'Z', －－ 高阻(High Impedance)
　　　　　'W', －－ 弱未知(Weak Unknown)
　　　　　'L', －－ 弱0 (Weak 0)
　　　　　'H', －－ 弱1 (Weak 1)
　　　　　'-'　－－ 无关(Don't Care)
　　　　　);
　　对应的位串为：
　　　　type Std_Ulogic_Vector is array (Natural range <>) of Std_Ulogic;
　　并定义了与Std_Ulogic对应的决断子类型Std_Logic：
　　　　subtype Std_Logic is Resolved Std_Ulogic;
　　　　type Std_logic_Vector is array (Natural range <>) of Std_logic;
　　Resolved是一个决断函数：
　　　　function Resolved (s: Std_Ulogic_Vector) Return Std_Ulogic