2.2 VHDL的基本结构

2.2.3 表达式

　2. 属性
　属性是各类项目的特征或参数。某项目的某一特定属性可以具有一个值，如果它确实具有一个值，那么该值可以通过属性名加以访问。
　属性名的一般形式是：
　　项目名'属性标识符
　属性的值与对象(信号，变量和常量)的值完全不同，在任一给定的时刻，一个对象只能具有一个值，但可以具有多个属性。VHDL允许设计者自己定义属性(即用户定义的属性)，也有一些预定义的属性。预定义属性包括关于类型的属性、关于数组的属性和关于信号的属性。下面介绍关于类型和数组的属性，关于信号的属性将在后面介绍。
　(1) 类型的预定义属性
　(2) 数组的预定义属性
　(3) 自定义属性