图2.3 设计单元示意图

　　接口信息中的一部分是外部可见的，例如设计单元的名称、端口信息和类属信息，另一部分是不可见的，例如类型声明、断言语句(用于约束条件的判断，典型的例子是触发器的建立时间和保持时间)等。端口信息(以关键字port标识)表示该设计单元与其它设计单元相连接的端口的名称、端口的模式及信号取值的类型。端口模式表示外部信号的流向，而结构体用于定义该设计单元的内部操作特性。
　　VHDL允许以下三种描述方式：
　　(1) 结构描述：描述该设计单元的硬件结构，即该硬件是如何构成的。主要使用配置指定语句及元件例化语句描述元件的类型及元件的互连关系。
　　(2)行为描述：描述该设计单元的功能，即该硬件能做些什么。主要使用进程语句，以算法形式描述数据的变换和传送。
　　(3)数据流方式：以类似于寄存器传输级的方式描述数据的传输和变换。主要使用并行的信号赋值语句，既显式表示了设计单元的行为，也隐式表示了设计单元的结构。
　　一个设计实体可以对应于多个可替代的结构体的意义在于：每个结构体可以代表该硬件模块的某一方面的特性(行为特性、结构特性……)。此外，即使是同一特性的描述其抽象层次、实现方法也可以千差万别。因此，只有同时给出实体名和结构体名时，才能唯一地确定该单元的模型。