VHDL工作小组于1981年6月成立，目标是提出一个能满足电子设计各种要求并作为工业标准的硬件描述语言。1983年7月，由Intermetrics公司、IBM公司、和Texas Instrument公司组成开发小组，承担了提出语言版本牛开发其软件环境的任务。1986年3月，IEEE开始致力于VHDL的标准化工作，经过广泛地征求意见，融合了其它硬件描述语言的优点，IEEE于1987年12月公布了VHDL的标准版本(IEEE std 1076)。
　　在1987年底IEEE公布VHDL的标准版本（本书简称VHDL-87）之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具具有与VHDL的接口，VHDL得到各方面的重视。1993年IEEE又推出VHDL标准新版本IEEE std 1076-1993（简称VHDL-93）。VHDL-93在VHDL-87的基础上增加了少量内容，绝大部分基本概念和语法规定都是与VHDL-87一致的。
　　1997年IEEE制订了包括模拟电路的VHDL扩充版本IEEE std 1076.1，称为VHDL-AMS。AMS的含义是模拟信号及混合信号（analog and mixed signal）。
　　1998年IEEE制订了可用于RTL综合的VHDL子集的标准：IEEE std 1076.6。
　　随后VHDL语言由有了一个新版本：IEEE std 1076-2000, 于1993年的版本没有太多本质的不同。鉴于现有商业软件中仍然有各种版本存在，本书以几个版本共同的描述为主进行介绍。
　　VHDL的英文全名为：VHSIC Hardware Description Language， 而VHSIC则是Very High Speed Integrated Circuit的缩写。它的主要优点是：
　　(1)覆盖面广：描述能力强，是一个多层次的、广谱的硬件描述语言。几乎硬件描述语言所应具备的特性，它基本上都有。这就提供了一种可能，设计者的原始描述可以是非常简练的行为描述，经过层层细化求精，最终成为可直接付诸生产的电路级描述或版图参数描述，整个过程都可以在VHDL的环境下进行。一般来说，VHDL可以用于描述的级别包括系统级、行为算法级、寄存器传输级（RTL）、逻辑级和开关级。
　　(2)可读性好：既可以被计算机接受，也容易被人所理解：用VHDL书写的源文件，既是程序，又是文档。既是技术人员之间交换信息的文件，又可作为合同签约者之间的文件。
　　(3)VHDL本身的生命期长：因为VHDL提供与工艺技术无关的硬件描述途径。不会因工艺变化而使描述过时。与工艺技术有关的参数可通过VHDL提供的类属加以描述，工艺改变时，只需修改相应程序中的类属参数即可。
　　(4)支持大规模设计的分解和已有设计的再利用：一个大规模设计不可能一个人独立完成，它将由多个人甚至多个项目组共同完成。VHDL中设计实体(design entity)的概念、程序包(package)的概念、设计库(1ibrary)的概念为设计的分解和设计的再利用提供了有力的支持。
　　(5)VHDL既然成为IEEE承认的工业标准，又得到众多EDA公司的支持，事实上已成为通用的硬件描述语言。
　　除了VHDL外，原先在工业界已应用很广的另一个硬件描述语言Verilog，也成为IEEE的硬件描述语言标准。大多数EDA软件都支持VHDL和Verilog两种语言。本书主要介绍VHDL语言的基本概念和使用方法。