
图1.17 一位全加器逻辑图
STRUCTURE MODEL
architecture STRUCT of ADD is:
block
Component:and2, xor, or2 ;
begin
xor: s1 = e1(x, y);
sum = e2(s1, cin);
and2:s2 = e3(x, y);
s3 = e4(s1, cin);
or2:cout = e5(s2, s3);
end block ;
end STRUCT ; |
我们之所以称它为纯结构描述, 是因为这个描述只表达了电路中各基本元件及其互连关系;而没有表达它们之间的相互作用关系。对于这同一电路, 我们可以给出它的行为描述,
并且此描述中也隐式表达了该电路的结构信息(这个描述也是示意性的,并非严格的VHDL描述)。
- - Behavioral MODEL with implied STRUCTURE
architecture MIXED of ADD is:
block
signal s1, s2, s3, cout:bit ;
begin
s1 <= X xor Y ;
sum <= s1 xor cin;
s2 <= X and Y ;
s3 <= s1 and cin ;
cout <= s2 or s3 ;
end block ;
end MIXED ;
作为比较, 下面给出一个二进制四位加法器的纯行为描述(这个描述也是示意性的,并非严格的VHDL描述)。读者可从这些例子中体会到行为描述和结构描述所传递的信息有什么不同。
- - ABSTRACT BEHAVIORAL MODEL
architecture TOP of ADDER is:
block
begin
process(A, B, SUM)
variable A, B: integer range 0 to 15;
variable SUM: integer range 0 to 16;
begin
SUM : = A + B;
end process ;
end block ;
end TOP;
|