1. 按工艺分类，最主要的有：
· 金属氧化物半导体（Metal Oxide Semiconductor, MOS）工艺；
· 晶体管-晶体管逻辑（Transistor-Transistor Logic, TTL）；
· 发射极耦合逻辑（Emitter Coupled Logic, ECL）。
MOS工艺最简单，功耗低。在同样生产技术条件下，其集成度最高，速度最低。ECL工艺复杂，功耗大。在同样生产技术条件下，其集成度最低，速度最高。TTL介于二者之间。MOS工艺又可以分为以下三种：
· pMOS - p沟道MOS；
· nMOS - n沟道MOS；
· CMOS - 互补型MOS。
近年来，CMOS集成电路最为流行。它成对地使用pMOS管和nMOS管，静态时仅其中一种管子导通，因而功耗小。此外，它还有速度高、抗干扰能力强、工作电压范围宽等优点。尽管CMOS工艺是MOS工艺中最复杂的一种，但还是比TTL和ECL工艺简单，并且CMOS工艺也已成熟，应用十分广泛。
各种工艺的加工方法虽然不同，但大体上都是在硅片上作如下加工：光刻、氧化、扩散、离子注入等，每次加工大都需要一个掩膜。 以光刻为例，掩膜覆盖在涂有感光胶的硅片上，其暴露部分因感光而被加固并被保留下来，其余部分则被刻蚀。因此，掩膜个数大体上反映了加工的复杂程度。EDA工具中的布图软件正是为了形成这些掩膜。
2. 按生产目的分类：
· 通用集成电路；
· 专用集成电路（Application Specific Integrated Circuit, ASIC）。
生产厂家以供应市场为目的生产的芯片大多属于通用集成电路，例如微处理器芯片、存储器芯片、计算机外围电路芯片等。为某个或某些用户专门用途而生产的芯片则属于专用集成电路。前者生产批量大，设计费用分摊在每个芯片上就不大。因此，对芯片的性能（和市场竞争力紧密相关）和芯片的利用率（和生产成本紧密相关）要求高；而对设计成本、设计周期的要求可以放宽。后者则着重设计成本和设计周期，对EDA工具提出了更高的要求。
3. 按实现方式（设计风格）分类：
用户在完成了电路设计之后，可选用以下不同的实现方式：
·全定制（Full -Custom）方式；
·半定制（Semi-Custom）方式；
·可编程逻辑器件（ Programmable Logic Device，PLD）方式。
当用户把自己的设计交给集成电路制造商，以加工订货的方式要求制造商供应成品，这属于全定制或半定制方式。当用户从市场上买来现场可编程逻辑器件，自己把电路"写入"该器件时，就是现场可编程方式。
全定制方式是基于晶体管级的芯片设计，仔细考虑每个管子的尺寸、位置及管子间的互连关系，其目标是密度高、速度高和功耗小。设计完成之后交集成电路制造商生产，即所谓全定制方式。这种方式设计成本高且周期长，作为一种改进，EDA工具提供标准单元库，库中有许多精心设计好的具有一定逻辑功能的标准单元。这些标准单元的逻辑功能及版图事前经过生产检验，具有较高的质量。把用户的原始设计转换成由标准单元构成的电路，很容易设计出整个电路的版图，效率得到提高。
半定制方式通常是指门阵列（Gate Array）方式。集成电路制造商预先准备好称作母片（Master Slice）的半成品（图1.5），母片上以一定间距成行、成列地排列着形状、大小相同的基本单元，基本单元通常是门或成对的n管和p管（CMOS工艺）。以母片为基础，对用户的电路进行布图的方式称为门阵列方式。由于这种方式采用了规则的布图模式，有利于布线规则的形成；它是在半成品（母片）的基础上加工，因而生产周期短、生产成本低，80年代开始流行。它的缺点是：由于基本单元之间保持固定的间距用于布线，必然存在某些地方走线稀疏（芯片面积利用率不高）；而另一些地方走线拥挤，甚至连线布不通。为了接通连线，还可能造成某些单元未被利用。
图1.5 门阵列模式示意图 |
为了进一步缩短设计周期和降低设计成本，二十世纪80年代出现了现场可编程逻辑器件，90年代上升趋势更猛。集成电路制造商向市场提供已封装完毕的芯片，其逻辑功能却可以由用户自己使用EDA工具"写入"。从生产厂家来看，可编程逻辑器件是通用器件，可以批量生产以降低成本。从用户角度看，自己可以将设计好的电路"写入"芯片，使之成为专用集成电路。有些可编程逻辑器件可多次"重写"，特别适合于新产品试制或小批量生产。可编程逻辑器件的缺点是：（1）芯片内部连线较长，速度相对较低。（2）集成度相对较低。详细介绍见1.3.3节。