1.3 从EDA的角度观察VLSI
　　1.3.3 可编程逻辑器件
　图1.14中只是粗略地在LAB内画出16个格子，用其中每一个小格子代表一个宏单元。今以Altera公司的MAX7000系列为例，说明宏单元的内部结构（图1.15）。从图中看出，宏单元的规模类似于一个GAL。我们已把快速通道称作全局性连线资源，作为对比，LAB内部的可编程的连线资源被视作局部连线资源，用以实现宏单元内部的连接以及LAB内部宏单元之间的连接。局部连线资源在图1.14中没有显式表示出来。