1.3 从EDA的角度观察VLSI
　　1.3.3 可编程逻辑器件
　80年代中期，出现了现场可编程门阵列器件（FPGA），其基本结构示于图1.13。图中每一逻辑模块都是可编程的同一结构的模块，简单地说，其规模类似于一个GAL，用它可实现一定的逻辑功能。图中所示的布线区也是可编程资源，可按照用户的要求连接各逻辑模块和I/O模块。显然，FPGA的集成度比GAL的集成度有很大的提高，可以在一个芯片内实现更复杂的逻辑。
　FPGA之所以能实现更复杂的逻辑，是因为通过可编程的布线区实现逻辑模块之间的相互连接，并使最后形成的逻辑层次数不受限制。这种连接线段是可增加的，连接线段的数目事前不可预估，因而总延迟时间也不可预估，是这种电路结构的缺点。
　大容量PLD中，除了FPGA之外，还有一种称作复杂可编程逻辑器件CPLD。它的逻辑模块规模更大，布线区也作了一些改进。现以Altera公司的产品为例，说明CPLD的结构（图1.14)。
　由图中看出，它的逻辑模块是一个逻辑阵列（ Logic Array Block, LAB )，每个LAB中含16个宏单元（Macro Cell, MCell)。LAB与LAB之间的连接以及LAB与I/O单元之间连接通过快速通道实现，快速通道可视作全局性的可编程的连线资源。这种快速通道是遍历整个器件的连续布线通道（不同于某些FPGA器件中使用的分段走线结构），其延迟时间可以预估。