4.3 高速缓冲存储存器部件 　4.3.1 高速缓冲存储器的运行原理 　　高速缓冲存储器的运行原理，与主存储器的运行原理是有很大区别的。主存储器运行原理，是建立在每个主存地址对应主存的一个存储单元这一关系之上的。在计算机程序中，要使用主存某单元中的数据，必须在指令中给出该单元的地址。读操作时，给出这一地址后，通过译码电路，就选中主存中欲读的一个存储单元，执行读操作，读出的信息就是需要的数据。而高速缓冲存储器的运行原理则完全不同，由于其存储容量很小，无法通过对原本用于读主存的地址直接进行译码来选择一个CACHE单元。那么，到底该用什么办法找到该主存单元所对应的CACHE单元呢？也许最简单的办法，是合理设计CACHE存储器的组织形式。