(4) 系统时钟及时序

　　计算机各功能部件都是在时钟信号的"驱动" 下一步一步地协调运行并执行各自的功能。从系统运行速度上考虑，总是希望在系统能正常运行的前提下，使系统时钟频率尽量高一些。

　　教学计算机不必追求运行速度。从支持串行接口芯片Intel8251所要求的时钟频率考虑，教学机选用了1.8432MHz的晶振，3分频后用614.4KHz的时钟作为系统主时钟，其波形如图4.11所示，既用于驱动CPU，也用于驱动I/O总线，并保持CPU与内存和I/O读写的同步运行。



图4.11 系统时钟

　　CPU内部的某些寄存器，通常用该时钟信号结束时的上升沿完成接收操作，包括微指令寄存器PLR，这意味着每个时钟脉冲时间对应一条微指令的时间，即一个微周期，或称一个CPU周期。只有运算器内的通用寄存器是用时钟脉冲的低电平接收输入的。

　　在执行内存或I/O读写操作时，每个总线周期由两个时钟时间组成。 第一个时钟时间，被称为地址时间，用于传送内存地址或I/O端口地址；第二个时钟时间，被称为数据时间，用于读写数据。由于所选的时钟频率相当低，一次数据时间足以以完成读写操作，这就是常说的在总线的零等待状态完成数据读写。在另外一些计算机中，若一次数据时间不能完成内存或I/O设备的读写操作，就可以增加1到多个数据时间 (多个时钟脉冲时间) ，这增加了的数据时间被称为总线的等待状态，它降低了系统的输入/输出能力。