|
TEC-3教学计算机有几个特点。一是8位字长，常规指令由1（或2）个字节组成。二是运算器部件采用位片结构的器件Am2901芯片实现，内有16个通用寄存器，但受指令中寄存器编号位数（长度）的限制，规定常规指令中只能使用4个通用寄存器R3~R0。三是地址寄存器和地址总线仍采用16位，以便访问较大的存储器空间。 上述几个特点决定了TEC-3机的控制器组成与设计中其余的一些特性。最重要的是为运算器Am2901芯片内部的12个不能作为通用累加器使用的寄存器指派了专门的用法，即把每两个8位的寄存器组合起来用于保存一个16位的地址（成对使用的寄存器中，奇数编号者用于存高位地址），这包括： R5、 R4 用作16位的程序计数器PC， R7、 R6 用作16位的堆栈指针SP， R9、 R8 用于给出读写内存的16位地址， R11、R10 用于给出JMP指令转移地址，或CALL指令的子程序入口地址。 R13、R12和R15、R14分别用于缓冲保存、过后再恢复16位的PC和SP的值。 大部分指令只能使用4个通用累加器R3~R0。只有2条指令除了能使用这4个通用累加器之外，也能使用这12个专用寄存器，它们是INC指令、MVD（传送直接数到寄存器中）指令，这是保证这12个专用寄存器有实用价值所必须提供的操作功能。 TEC-3机的组合逻辑的控制器的主体部分由程序计数器PC（16位长度，由A m2901中的R5和R4组成），指令寄存器IR（8位长度），节拍发生器（5位触发器的节拍状态）和时序控制信号形成部件（1片100条引脚的现场可编程的大规模集成电路MACH-4和5片24条引脚的现场可编程的小规模集成电路GAL20V8）组成，示意表示如图3.6所示。
组合逻辑的控制器，是在教学机主板上实现的。MACH-4器件用来产生由设计者实现的已有指令所使用的全部时序控制信号，而5片GAL20V8器件用来产生由实验者扩展的新指令所使用的全部时序控制信号，更准确地说，对新老指令的读取指令和判别中断请求的处理都是由MACH-4器件控制完成的，5片GAL20V8器件仅实现对每一条新扩展指令具体处理功能的各执行步骤的控制。注意，这里的MACH-4器件和5片GAL20V8器件的内部都由与)或两级组合逻辑的门线路组成，并且运行于组合逻辑方式，它们的输入主要是指令寄存器的内容，节拍发生器的状态信号，输出的是全部时序控制信号。 |
