3.5 组合逻辑的控制器部件 　3.5.2 八位机的组合逻辑控制器实例 　　3. 八位机的时序控制信号形成部件设计 　　(3) 写出时序信号的逻辑表达式 　　写出时序信号的逻辑表达式，主要是设计用于控制计算机其他功能部件的每一个时序信号的逻辑表达式，就是要把指令流程表中的每一个控制信号的取值为1（或按反码写，则选取值为0）的全部情形完整地表示出来，即哪一条指令（由指令的操作码标识）的哪一个执行步骤（由节拍发生器的状态表示）、在什么条件下（可以无条件），才要求这一控制信号的值为1（或为0），用一个"与"运算把这几项要求组合在一起构成一个乘积项；再用"或"运算关系把一个控制信号涉及到的全部乘积项汇总成一个逻辑表达式。